ECE Tech Track | 전자공학 전공 & 커리어 기록

프로젝트 개요본 프로젝트는 TTL 디지털 논리회로를 활용하여 카지노 카드 게임인 블랙잭(Blackjack)을 구현하는 것을 목표로 한다. 일반적인 디지털 시계나 카운터와 같은 단순 순차회로를 넘어, 사용자의 선택에 따라 게임이 진행되고 결과가 달라지는 상호작용형 디지털 시스템을 설계하고자 하였다. 이를 위해 카운터, 레지스터, 가산기, 비교기, 조합논리회로 및 유한상태기계(FSM)를 활용하여 블랙잭의 핵심 규칙을 하드웨어적으로 구현하였다.설계 가능한 수준으로 회로를 구현하기 위해 블랙잭 규칙을 단순화시켰다. 플레이어는 19에 가까운 수를 만드는 것을 목표로 하며, 카드는 A, 2~10, J, Q, K가 아닌 0~9를 사용한다. A는 1 또는 11 중 하나로 계산하지 않으며, 각 숫자가 나올 확률은 동일한..

본 포스트는 JK 플립플롭과 3비트 동기식 이진 카운터의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 11주차 결과 보고서입니다. 1. 실습 주제JK 플립플롭의 동작 특성 분석 및 3비트 동기식 이진 카운터의 설계와 구현 2. 실습 목표- Multisim을 활용하여 JK 플립플롭과 3비트 동기식 이진 카운터 회로를 구현 및 결과를 확인한다.- 실습을 통해 얻은 결과를 진리표와 예상결과로부터 비교하고, K-map을 작성한다. 3. 실습 내용 및 예상 결과실습 내용회로 1. 단일 JK 플립플롭 Multisim 작업 영역에 74LS76 JK 플립플롭을 배치하고 출력단 Q, Q'에 LED를 연결한다. DIO 2를 클럭, DIO 1을 J, DIO 0을 K로 가정하여 플립플롭에 인가..

이번 활동에서는 반도체 설계 자동화(EDA) 분야 기업인 Cadence Design Systems의 기술 및 산업 동향에 대한 강연을 듣고, 반도체 설계 과정과 AI 기반 설계 자동화 기술의 발전 방향에 대해 이해할 수 있었다. 강연에서는 반도체 산업 구조에 대한 설명이 먼저 이루어졌다. 파운드리, 팹리스, IDM 등의 역할과 관계를 설명하며, EDA 기업이 반도체 설계를 지원하는 핵심 역할을 수행하고 있다는 점을 배울 수 있었다. 특히 설계 과정에서 회로를 처음부터 모두 만드는 것이 아니라, 이미 설계된 IP를 활용해 필요한 기능 블록을 조합하는 방식이 일반적이라는 점이 인상 깊었다. 또한 EDA 기술이 단순한 설계 도구 수준을 넘어서 설계, 시뮬레이션, 검증의 전 과정을 지원하는 통합 솔루션 형태로 ..

본 포스트는 SR 래치(Latch)의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 10주차 결과 보고서입니다. 1. 실습 주제NOR/NAND 게이트를 이용한 SR 래치 및 클럭 동기 SR 래치의 설계 및 동작 특성 확인 2. 실습 목표- Multisim과 MyDAQ을 활용하여 SR 래치의 동작을 확인한다.- 실습을 통해 얻은 결과를 진리표와 예상결과로부터 비교한다. 3. 실습 내용 및 예상 결과실습 내용 Multisim 작업 영역에 NOR 게이트로 구성된 SR 래치와 NAND 게이트로 구성된 SR 래치를 각각 배치하고, DIO 1을 S(Set), DIO 0을 R(Reset)로 하여 각 SR 래치의 입력단에 인가한다. 이후 입력 조건을 (S,R) = (0,0), (0,1),..

본 포스트는 멀티플렉서, 디멀티플렉서의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 7주차 결과 보고서입니다. 1. 실습 주제기본 논리 게이트와 CMOS 스위치를 각각 활용한 멀티플렉서/디멀티플렉서의 설계 및 동작 특성 확인 2. 실습 목표1. Multisim과 MyDAQ을 사용 및 CMOS 스위치를 활용하여 멀티플렉서(MUX), 디멀티플렉서(de-MUX)의 동작을 확인한다.2. 실습을 통해 얻은 결과를 진리표와 예상결과로부터 비교한다. 3. 실습 내용 및 예상 결과실습 내용회로 1. 기본 논리 게이트 기반 MUX/de-MUX (Multisim): Multisim 작업 영역에서 AND, OR, NOT 게이트를 조합하여 2 to 1 MUX와 1 to 2 de-MUX를 설계한..

본 포스트는 7-segment(FND)의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 6주차 결과 보고서입니다. 1. 실습 주제Common Anode/Cathode 7-segment(이하 FND) 특성 비교 및 BCD-to-7-segment 디코더 회로의 Multisim 시뮬레이션과 MyDAQ 구현을 통한 동작 특성 확인 2. 실습 목표1. Multisim과 MyDAQ을 통해 FND의 동작을 확인한다.2. 실습을 통해 얻은 결과를 진리표와 예상결과로부터 비교한다. 3. 실습 내용 및 예상 결과실습 내용1. Multisim 작업 영역에 Common Anode FND(이하 Anode)와 active-low 출력 방식의 BCD-to-7-segment 디코더인 7447을 배치하고..

본 포스트는 4x2 인코더, 2x4 디코더의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 5주차 결과 보고서입니다. 1. 실습 주제4x2 인코더와 2x4 디코더의 논리 구조 분석 및 Multisim/MyDAQ 기반 인코딩-디코딩 동작 특성 검증 2. 실습 목표1. Multisim과 MyDAQ를 통해 인코더와 디코더의 동작을 확인한다.2. 실습을 통해 얻은 결과를 진리표와 예상결과로부터 비교한다. 3. 실습 내용 및 예상 결과실습 내용1. Multisim 작업 영역에 4x2 인코더를 구현하기 위해 2입력 OR 게이트(7432N) 2개를 배치한다. 출력 논리식 A=D2+D3, B=D1+D3에 따라 DIO 1, 2, 3을 OR 게이트의 입력단에 연결하여 상위 비트 A와 하위 비..

본 포스트는 반가산기/전가산기, 반감산기/전감산기의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 4주차 결과 보고서입니다. 1. 실습 주제반가산기/전가산기, 반감산기/전감산기의 논리 구조 분석 및 가산기 회로의 논리 반전을 통한 감산기 설계와 Multisim/MyDAQ 기반 실측 데이터 검증 2. 실습 목표1. Multisim과 MyDAQ를 통해 반가산기, 전가산기, 반감산기, 전감산기의 동작을 확인한다.2. 실습을 통해 얻은 결과를 진리표와 예상 결과로부터 비교한다. 3. 실습 내용 및 예상 결과실습 내용1. Multisim 작업 영역에 XOR(4030BD_5V), AND(7408N) 게이트를 배치하고, DIO 1을 피가수(X), DIO 0을 가수(Y)로 가정하고 각 소..

본 포스트는 XOR, XNOR 게이트, 2진 비교기의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 3주차 결과 보고서입니다. 1. 실습 주제Multisim을 이용한 XOR, XNOR 게이트, 2진 비교기 시뮬레이션 및 MyDAQ 회로 구현을 통한 동작 특성 확인 2. 실습 목표1. Multisim과 MyDAQ를 통해 XOR, XNOR 게이트와 2진 비교기의 동작을 확인한다.2. 실습을 통해 얻은 결과를 진리표와 예상 결과로부터 비교한다. 3. 실습 내용 및 예상 결과실습 내용1. Multisim 작업 영역에 XOR(4030BD_5V), XNOR(4077BD_5V) 게이트를 배치하고, DIO 1, 0을 각 소자의 입력단에 연결하고, 출력단에 서로 다른 색의 LED를 연결하여..

본 포스트는 AND, OR, NAND, NOR 게이트의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 2주차 결과 보고서입니다. 1. 실습 주제기본 논리 게이트(AND, OR, NAND, NOR)의 Multisim 시뮬레이션 및 MyDAQ 키트를 활용한 AND, OR 논리 게이트의 회로 구현 및 동작 특성 검증 2. 실습 목표1. Multisim을 사용하여 AND, OR, NAND, NOR Gate의 동작을 시뮬레이션을 통해 확인한다.2. MyDAQ를 통해 AND, OR Gate의 동작을 실제로 확인해 본다.3. 시뮬레이션과 실제 실습을 통해 얻은 결과를 진리표를 통해 비교한다.[ 3. 실습 내용 및 예상 결과실습 내용1. Multisim 소프트웨어를 실행하고, 실습에 필요..