본 포스트는 XOR, XNOR 게이트, 2진 비교기의 Multisim 시뮬레이션 및 MyDAQ 실습 결과를 정리한 디지털 논리회로 3주차 결과 보고서입니다.
1. 실습 주제
Multisim을 이용한 XOR, XNOR 게이트, 2진 비교기 시뮬레이션 및 MyDAQ 회로 구현을 통한 동작 특성 확인
2. 실습 목표
1. Multisim과 MyDAQ를 통해 XOR, XNOR 게이트와 2진 비교기의 동작을 확인한다.
2. 실습을 통해 얻은 결과를 진리표와 예상 결과로부터 비교한다.
3. 실습 내용 및 예상 결과
실습 내용
1. Multisim 작업 영역에 XOR(4030BD_5V), XNOR(4077BD_5V) 게이트를 배치하고, DIO 1, 0을 각 소자의 입력단에 연결하고, 출력단에 서로 다른 색의 LED를 연결하여 회로를 완성한다.
2. 입력 신호 조합을 (0,0), (0,1), (1,0), (1,1)의 네 가지 경우로 변화를 주면서 각 입력 조합에 따른 XOR, XNOR 게이트와 연결된 LED의 점등 상태를 실시간으로 관찰하고 그 결과를 진리표로 정리한다.
3. 새로운 작업 영역을 만들고 AND, XOR, NOT 게이트를 배치하여 1비트 2진 비교기를 구현한다. Digital Input에 4가지 상태가 회로의 입력으로 인가될 때, A>B인 경우는 A AND (NOT B)로, A=B인 경우는 XOR과 NOT으로, A<B인 경우는 (NOT A) AND B로 판별할 수 있다. 출력단 각각에 서로 다른 색의 LED가 점등되게 설계하여 변화를 파악한다.
4. MyDAQ 키트를 활용하여 브레드 보드에 74LS86(XOR), 74LS04(NOT) IC를 배치하고, XOR 게이트의 출력단 하나에 LED를 연결한다. 동시에 해당 출력을 NOT의 입력으로 분기시켜 XNOR 게이트를 구현한 뒤, 별개의 LED에 연결한다. 이후 Multisim의 Digital Writer 상에서 입력 신호에 변화를 줄 때 두 게이트의 출력 변화 양상을 비교 분석한다.
5. 브레드 보드에 74LS08(AND) 및 LED를 추가로 배치하고, 3번과 동일한 논리 구조로 회로를 재설계하여 1비트 2진 비교기를 구현한다. 그리고 전 단계에서와 똑같이 입력 신호에 변화를 주면서 비교기의 출력 변화를 관찰하고 진리표를 작성한다.
6. 수집된 데이터를 바탕으로 작성한 Multisim 시뮬레이션 결과와 MyDAQ 실측 결과의 진리표를 비교 분석하여 출력값의 일치 여부를 확인하고, 차이가 발생한 경우 그 원인을 분석한다.
예상 결과
XOR의 논리 연산은 Z = X⊕Y = X'Y + XY'이므로, 두 입력 신호가 서로 다를 때 1, 같을 때는 0을 출력할 것이다.
XNOR의 논리 연산은 Z = (X⊕Y)' = X'Y' + XY이므로, 입력 신호가 서로 일치하면 출력 신호가 1, 불일치하면 0일 것이다.
1비트 2진 비교기의 연산에서 DIO 1을 A, DIO 0을 B로 가정한다. 입력 신호 (0,0), (1,1)에 대해 XOR과 NOT 연산을 차례대로 수행하면 XNOR을 통과하는 것과 동일한 논리이므로 A=B=0 또는 A=B=1, 출력 신호는 1일 것이다. (0,1)에 대해서는 A=0, B=1이므로 A · (NOT B) = 0, (NOT A) · B = 1이 되어 A<B, 즉 출력이 1일 것이다. 반대로 (1,0)에 대해서는 A=1, B=0이므로 A · (NOT B) = 1, (NOT A) · B = 0이 되어 A>B, 따라서 출력이 1일 것이다.
Multisim 시뮬레이션과 MyDAQ 회로 실습은 동일한 논리 구조를 기반으로 하므로, 두 진리표는 일치할 것이다.
4. 실습 결과
Multisim
| DIO 1 | DIO 0 | XOR | XNOR |
| 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| A(DIO 1) | B(DIO 0) | A > B | A = B | A < B |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 |
MyDAQ
| DIO 1 | DIO 0 | XOR | XNOR |
| 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| A(DIO 1) | B(DIO 0) | A > B | A = B | A < B |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| A(DIO 0) | B(DIO 1) | A > B | A = B | A < B | |||
| Multisim | MyDAQ | Multisim | MyDAQ | Multisim | MyDAQ | ||
| 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
5. 결론 및 고찰
결론
Multisim 실습에서는 그림 1과 같이, XOR, XNOR 게이트 입력 신호 (0,1), (1,0)에 대해 XOR의 LED가 점등되었으며, (0,0), (1,1)에 대해서는 XNOR의 LED가 점등되었다. 이는 XNOR이 XOR의 출력을 논리적으로 반전한 것과 동일하기 때문이다. 그림 2에서 구현된 이진 비교기에서는 DIO 1을 A, DIO 0을 B로 가정했을 때, (1,0)에 대해서는 A>B, (0,0), (1,1)에 대해서는 A=B, (0,1)에 대해서는 A<B를 의미하는 논리 회로와 연결된 LED가 점등되는 것으로 이진 비교기가 설계한 논리대로 정상 동작함을 확인했다.
MyDAQ 실습에서는 74LS86(XOR), 74LS04(NOT), 74LS08(AND) IC 각 1개를 이용하여 XOR, XNOR 게이트와 이진 비교기를 구현하고 (0,0), (0,1), (1,0), (1,1)의 입력 신호 변화에 따른 결과를 관찰했다. 우선 브레드 보드에 74LS86, 74LS04를 배치하고 DIO 0과 DIO 1을 XOR의 입력단에 연결했다. XOR 게이트의 출력 핀을 두 경로로 분기하여, 한 경로는 LED에 직접 연결하고 다른 경로는 74LS04의 입력단에 연결하여 그 출력을 별개 LED와 연결함으로써 XNOR 게이트를 구현했으며, 그 회로는 그림 3과 같다. 입력값 (0,1), (1,0)에 대해 XOR의 출력값은 1, XNOR은 0임을 확인했고, 입력값 (0,0), (1,1)에 대해서는 XOR이 0, XNOR이 1을 출력했다. 이는 XOR이 두 입력의 불일치를 감지할 때 1을 출력하고, XNOR이 그 반전값을 출력하는 논리 특성에 따른 결과이다.
이후 브레드 보드에 74LS08을 배치하고 시뮬레이션과 동일한 논리 구조로 그림 4와 같이 이진 비교기를 구현했다. 이때 DIO 1을 A, DIO 0을 B로 가정하면, 해당 회로에서 입력값 (1,0)에서는 A>B, (0,0)과 (1,1)에서는 A=B, (0,1)에서는 A<B에 대응되는 LED가 각각 점등되었다. 이는 A>B 판별에 A AND (NOT B), A=B 판별에 XNOR, A<B 판별에 (NOT A) AND B 논리식이 각각 적용된 결과로, 시뮬레이션과 부합함을 확인했다.
관찰 데이터를 정리한 진리표는 이론값과 부합하며, Multisim과 MyDAQ의 진리표를 비교 분석하면 두 결과가 일치함을 확인했다.
고찰
회로 구성 후 입력 신호와 무관하게 특정 LED가 상시 점등되는 현상이 발생했다. 초기에는 배선 오류를 의심하여 점퍼선을 재결합했으나 문제가 해결되지 않았다. 이에 회로 삽입 전 IC의 일부 휘어진 핀을 임의로 교정한 사실을 떠올렸고, 해당 핀이 브레드 보드 내부 접점과 정상적으로 연결되지 않거나 인접 핀과 단락되었을 가능성을 검토했다. 이를 해결하기 위해 문제가 의심되는 게이트 대신 동일 IC 내의 여분 게이트로 입출력 핀을 변경했고, 결과적으로 정상적인 논리 출력을 확인할 수 있었다. 향후 실습에서 회로 오류 발생 시 배선 상태만을 점검하는 것에 그치지 않고, IC 소자 자체의 상태와 대체 게이트 활용 가능성까지 검토하는 것이 효과적인 디버깅 방법일 것이다.
'디지털 기초설계 및 실습' 카테고리의 다른 글
| [디지털 논리회로] 멀티플렉서, 디멀티플렉서 진리표 및 동작 원리 (0) | 2026.05.03 |
|---|---|
| [디지털 논리회로] 7-segment(FND) 진리표 및 동작 원리 (0) | 2026.04.11 |
| [디지털 논리회로] 4x2 인코더, 2x4 디코더 진리표 및 동작 원리 (1) | 2026.04.05 |
| [디지털 논리회로] 반가산기/전가산기, 반감산기/전감산기 진리표 및 동작 원리 (0) | 2026.03.28 |
| [디지털 논리회로] AND, OR, NAND, NOR 게이트 진리표 및 동작 원리 (0) | 2026.03.13 |